



# خود آموز زبان توصیف سخت افزار VERILOG

ابراهیم جهاندار  
دانشگاه اصفهان - دانشکده فنی مهندسی  
گروه برق - الکترونیک

Ebrahim Jahandar  
University of Isfahan - Faculty of Engineering  
Electronic Department  
[www.jahandar.ir](http://www.jahandar.ir)

## فهرست مطالب

۳ .....	مقدمه
۴ .....	۱) سبک طراحی
۷ .....	۲) سطوح طراحی در زبان Verilog
۸ .....	۳) متدهای طراحی از بالا به پایین
۱۲ .....	۴) تعاریف اولیه
۱۳ .....	۵) قواعد دستوری و پایه ای زبان Verilog
۲۶ .....	۶) مدل سازی در سطح گیت
۳۲ .....	۷) مدل سازی سطح ثباتی ( جریان داده ها )
۳۴ .....	۸) عبارات ، عملگرها و عملوند ها
۴۰ .....	۹) مدل سازی رفتاری در Verilog
۴۵ .....	۱۰) طراحی مدار در سطح رفتاری
۴۸ .....	۱۱) مثال ها
۶۳ .....	۱۲) تمارین

**مقدمه**

یکی از زبان های توصیف سخت افزار می باشد. توسط یک زبان توصیف سخت افزار می توان رفتار یک سیستم دیجیتال مانند فلیپ فلاپ ، حافظه و یا پردازنده و ... را توصیف نمود. با استفاده از این زبان توصیف سخت افزاری می توان یک سیستم دیجیتالی ساده مانند یک فلیپ فلاپ و یا یک سیستم دیجیتالی پیشرفته نظیر یک میکروکنترلر را در هر سطحی توصیف نمود. توسط این زبان شما می توانید سخت افزار خود را در سطوح طراحی زیر توصیف نمایید :

کتابچه ای که پیش رو دارید خود آموز زبان توصیف سخت افزار Verilog می باشد. مخاطبان خاص این کتابچه دانشجویان رشته های برق، کامپیوتر – سخت افزار ، مهندسی پزشکی – بیو الکتریک و دیگر افراد علاقه مند به مدارات دیجیتال می باشد. خوانندگان این کتاب باید دقیق بفرمایند که برای فهم کامل مطالب درون این کتابچه می بایست آشنایی خوبی با مدارات دیجیتال داشته و یا درس مدارات منطقی را گذرانده باشند.

از ویژگی های این خود آموز می توان به مطرح شدن مثال ها و مسائل متنوع بعد از هر مطلب آموزشی اشاره کرد. همچنین سعی بر آن شده از مطالبی که کاربرد کمتری دارند صرف نظر شود. خوانندگان در صورت تمایل می توان جهت فراگیری مسائل پیشرفته تر در Verilog به کتاب Verilog HDL – A Guide to Digital Design مراجعه نمایند. مطالب این کتابچه از کتاب های Verilog HDL – A Guide to Digital Design نوشته Samir Palnitkar ، جزوی آموزشی Verilog نوشته سعید صفری ، جزوی آموزشی Verilog نوشته Deepak Kumar Tala و ... جمع آوری و تدوین شده است.

در پایان از تمامی خوانندگان عزیز تقاضا دارم که ایراد و پیشنهادات خود را به آدرس پست الکترونیک اینجانب به نشانی [at@jahandar.ir](mailto:at@jahandar.ir) ارسال نموده و به هرچه بهتر شدن آن کمک نمایند. همچنین نسخه های جدید این کتابچه را می توانید از آدرس زیر دریافت نمایید.

[www.jahandar.ir/files/Verilog-Hardware-Description-Language.pdf](http://www.jahandar.ir/files/Verilog-Hardware-Description-Language.pdf)

تمامی حقوق این کتابچه برای نویسنده آن محفوظ می باشد. نسخه الکترونیکی کتابچه فوق بصورت مجازی در اینترنت قرار داده شده است ، فروش و یا هرگونه درآمد زایی از طریق این کتابچه مجاز نمی باشد منوط به اجازه از مؤلف می باشد.


ابراهیم جهاندار – آذر ۱۳۹۰

## (۱) سبک طراحی

قبل از اینکه به جزئیات زبان Verilog به پردازیم، ابتدا نیاز است تا کمی درباره سبک طراحی توسط زبان های توصیف سخت افزار صحبت کنیم. زبان Verilog مانند دیگر زبان های توصیف سخت افزار به طراحان امکان طراحی از بالا به پایین و از پایین به بالا را می دهد، هریک از این متدها دارای مزایا و معایبی می باشند که به آن اشاره می شود.

### • سبک طراحی از پایین به بالا<sup>۱</sup>

متدهای طراحی از پایین به بالا یک متدهای سنتی در طراحی مدارهای دیجیتال می باشد. در این متدهای ساخت افزار دیجیتال از پایین ترین سطح یعنی سطح گیت طراحی می شود و در هر مرحله تا رسیدن به ساخت افزار مورد نظر به پیچیدگی آن اضافه خواهد شد. با افزایش پیچیدگی ساخت افزارهای جدید پیاده سازی توسط این متدهای ساخت و نا ممکن خواهد شد.




شکل ۱. متدهای طراحی از پایین به بالا

Bottom to Up Design Methodology<sup>۱</sup>


## • سبک طراحی از بالا به پایین<sup>۱</sup>

متداول ترین متدهای طراحی و توصیف یک سخت افزار متدهای طراحی از بالا به پایین می‌باشد، در این متدهای طراحی بخش‌های مختلف یک سخت افزار را بصورت جداگانه و از بالا به پایین طراحی می‌کنند. از مزیت‌های این متدهای قابلیت تست‌های اولیه، تغییر طراحی بخش‌های مختلف بدون ایجاد تغییرات در دیگر بخش‌ها، طراحی روتین و ... اشاره کرد. در عوض پیاده‌سازی کامل این متدها نیازمند اطلاعات و دید سیستمی می‌باشد که در مقایسه با متدهای قبل مشکل‌تر می‌باشد، به همین دلیل بیشتر طراحان سخت افزار در طراحی‌های خود از ترکیب هر دو متدهای طراحی سیستم‌های دیجیتال استفاده می‌کنند.



متدهای طراحی از بالا به پایین شکل ۲.

<sup>۱</sup> Top Down Design Methodology



شکل ۳. مراحل طراحی یک سخت افزار به روش بالا به پایین

## ۲) سطوح طراحی در زبان Verilog

این زبان از سطوح مختلفی جهت توصیف و طراحی سخت افزار پشتیبانی می کند. سه سطح مهم عبارتند از سطح رفتاری، سطح انتقال ثباتی و سطح گیت.

### • سطح توصیف گیت<sup>۱</sup>

در این سطح طراحی، سخت افزار مستقیماً توسط گیت های منطقی و اتصالات میان آنها توصیف می شود. در این سطح بصورت مستقیم با سیگنال<sup>۲</sup> های ورودی، خروجی و داخلی سروکار داریم. طراحی در این سطح برای مدار های بزرگ و پیچیده کار بسیار مشکلی است و عموماً سخت افزار توسط سطوح بالاتر طراحی و توسط ابزار های سنتز<sup>۳</sup> به سطح گیت تبدیل خواهد شد.

### • سطح توصیف انتقال ثباتی<sup>۴</sup> (جريان داده ها)

در این سطح مدار دیجیتالی با استفاده از ثبات ها و عملیات های ثباتی و انتقال داده ها بین یکدیگر طراحی می شود. در این سطح طراحی برای همزمان سازی بخش های مختلف طراح به یک سیگنال ساعت به وضوح احساس می شود.

### • سطح توصیف رفتاری<sup>۵</sup>

در این سطح سخت افزار بر حسب الگوریتم های همzman طراحی می شود. در این روش نیازی به توصیف جزئیات سخت افزاری طرح نمی باشد. هر الگوریتم به تنها به صورت ترتیبی بیان می شود بطوری که دستورات یکی پس از دیگری اجرا می شوند و مجموعه این الگوریتم ها رفتار سخت افزار را توصیف می کند. توابع، تسك ها و بلوک ها از ابزار اصلی در این سطح طراحی می باشند.

Gate Level Modeling<sup>۱</sup>

Signal<sup>۲</sup>

Synthesis<sup>۳</sup>


Register Transfer Level<sup>۴</sup>

Behavioral Modeling<sup>۵</sup>

### ۳) متد طراحی از بالا به پایین

مراحل طراحی یک سخت افزار توسط این متد در زیر شرح داده است :


- « مشخص کردن ویژگی های سخت افزار ( Design Specification )
- در مرحله ویژگی های کلی یک سخت افزار از قبیل نوع ورودی ها و خروجی و عملیات پردازشی بصورت کلی بررسی می شود.
- « طراحی سطح بالا ( High Level Design )
- در این مرحله ورودی و خروجی های سخت افزار بطور دقیق مورد بررسی قرار می گیرند و برای دستیابی به خروجی های مورد نظر بلوک های مختلفی را تعییه خواهیم کرد. اینکار درواقع شکاندن یک طراحی کلی به واحد های کوچک تر می باشد. این واحد های کوچکتر را بلوک می نامیم. برای مثال می خواهیم یک پردازنده ابتدایی طراحی کنیم ، بلوک های اصلی این پردازنده عبارتند از واحد پردازش مرکزی، واحد حافظه، ثبات ها، ورودی و خروجی و واحد کنترل می باشند.



شکل ۴. نمونه ای از یک طراحی سطح بالا

## ﴿ طراحی سطح پایین ( Low Level Design ) ﴾

در این مرحله طراح بر اساس ورودی و خروجی هر بلوک و نوع پردازشی که هر بلوک می باشد انجام دهد بلوک را پیاده سازی می کند.  
پیاده سازی در این مرحله توسط ثبات ها، دیکودر ها، مالتی پلکسر ها، شمارنده ها و ... انجام می شود.



شکل ۵. نمونه ای از یک طراحی سطح پایین


## ﴿ طراحی ثباتی ( RTL Design ) ﴾

در این مرحله طراحی مرحله قبل به کد های Verilog و یا دیگر زبان های توصیف سخت افزار تبدیل می شود. تبدیل این طرح های مرحله قبل به کد های توصیف سخت افزار می باشد در چهار چوب و قوانین برنامه نویسی آن زبان صورت پذیرد.

## ﴿ بررسی عملکرد ( Functional Verification ) ﴾

این مرحله شامل عملیاتی برای شبیه ساخت افزار طراحی شده می باشد. شبیه سازی به منظور اطمینان از کارکرد صحیح سخت افزار صورت می گیرد. در این مرحله می باشد از نرم افزار های شبیه سازی زبان توصیف سخت افزاری استفاده نمود. همچنین می باشد یک

سخت افزار جداگانه برای تست سخت افزار طراحی شده از قبل طراحی کرده باشیم . به این سخت افزار جدید Testbench گفته می شود. این سخت وظیفه تولید سیگنال های ورودی و سنجش سیگنال های خروجی سخت افزار طراحی شده را بر عهده دارد.




شکل ۶. سخت افزار تست جهت تست یک شمارنده

« تفسیر منطقی یا سنتز ( Logic Synthesis ) سنتز عملیات مشابه کامپایل در زبان های برنامه نویسی نرم افزاری می باشد. ابزار سنتز با استفاده از اطلاعات ورودی از قبیل نوع تکنولوژی سخت افزار مقصد، نقشه ورودی ها و خروجی ها و بانک اطلاعاتی اقدام به پردازش کد های RTL می نماید و در انتهای آنها را تبدیل به نقشه سطح گیت خواهد کرد. ابزار سنتز همچنین پس از انجام عملیات سنتز اقدام به آنالیز مدار سنتز شده جهت اطمینان از همزمانی بخش های مختلف با یکدیگر و بوجود نیامدن مشکلات زمانی می نماید ( قابل ذکر است که در عملیات سنتز تاخیر های موجود در ساخت افزار های واقعی در نظر گرفته نمی شود ) . به خروجی ابزار سنتز نت لیست گفته می شود که بیانگر گیت های منطقی و اتصالات میان آنهاست.

## ◀ شبیه سازی سطح گیت ( Gate Level Simulation )

در این مرحله نت لیست تولید شده توسط ابزار سنتز شبیه سازی شده و عملکرد صحیح آن مورد بررسی قرار خواهد گرفت.



شکل ۷. فرایند تبدیل کد های توصیف سخت افزار به کد های توصیف سطح گیت که به آن سنتز می گویند

## ◀ جای گذاری و سیم کشی ( Place &amp; Route )


این مرحله درواقع مربوط به طراحی مدار مجتمع مطابق با نت لیست تولید شده در مراحل قبلی می باشد.

## ۴) تعاریف اولیه

### • ماجول<sup>۱</sup>

برای توصیف سخت افزار های نسبتاً پیچیده چاره ای جز تجزیه سخت افزار به بخش های کوچک تر نداریم، این بخش های کوچک را یک ماجول می نامیم. در زبان Verilog می توان مانند زبان های برنامه نویسی شی گرا ( ... C# ، C++ ، Java ) ساختار سلسله مراتبی<sup>۲</sup> را بوسیله نمونه سازی از ماجول ها پیاده سازی کرد.

ماجول عملکرد مورد نیاز ماجول های بالاتر را فراهم می کند اما پیاده سازی درون آن را پنهان می کند.



### • نمونه<sup>۳</sup>

یک ماجول الگویی از یک عنصر واقعی را پیاده سازی میکند، هنگامی که از این ماجول استفاده می شود Verilog یک نمونه از این الگو را بصورت خودکار خواهد ساخت و ورودی و خروجی های مورد نظر شما را به آن متصل خواهد کرد. این نمونه درواقع یک کپی از ماجول اصلی می باشد. برای مثال شما یک ماجول ثبات ۸ بیتی طراحی میکنید و با نمونه سازی از این ماجول در بخش های مختلف چندین ثبات دیگر از همین نوع را پیاده سازی خواهید کرد. به این کار Instantiation یا نمونه سازی و این عنصر را یا نمونه می نامند.

نمایی از یک ماجول و ماجول های درون آن      شکل ۸

---

Module<sup>۱</sup>  
Hierarchy Structure<sup>۲</sup>  
Instance<sup>۳</sup>

## ۵) قواعد دستوری و پایه ای زبان Verilog

قواعد و دستور زبان Verilog شباهت زیادی به زبان C دارد. زبان Verilog نسبت به حروف کوچک و بزرگ حساس می باشد. تمامی حروف اختصاصی در این زبان مانند زبان C با حرف کوچک نوشته می شوند. در Verilog هم مانند C پس از هر توکن (دستور و داده) می باشد از علامت ; استفاده نمود.

### • فاصله خالی

در زبان Verilog فاصله خالی در هنگام سنتز توسط ابزار سنتز در نظر گرفته نمی شود. فقط در مواردی که فاصله درون یک رشته و یا به عنوان جدا کننده توکن ها (دستورات و داده ها) استفاده شده باشد در در نظر گرفته خواهد شد. کرکتر های زیر به عنوان فاصله خالی در نظر گرفته خواهند شد :

Blank Space ( \s ) , Tab ( \t ) , Carriage return ( \r ), New line (\n)

### • توضیحات

نحوه توضیح نویسی در زبان Verilog کاملا مشابه به زبان C می باشد .

: توضیح تک خطی      // Comments

توضیحات تک خطی با علامت // شروع می شوند و با یک شروع یک خط جدید ( کارکتر Carriage Return ) خاتمه می یابند.

: توضیح چند خطی      /\* Multi Line Comments \*/

توضیحات چند خطی با \*/ شروع و با /\* تمام می شوند. در این حالت توضیحات می توانند دارای چندین خط باشد.

مثال ۱ : در این مثال با نحوه توضیح گذاری صحیح و اشتباه آشنا می شود، عبارتی که با پس زمینه زرد مشخص شده است از قواعد زبان Verilog پیروی نمی کند.

در این مثال با نحوه توضیح گذاری چند خطی آشنا خواهد شد.

```
/* 1-bit adder , Example of Multi Line
Comment In Verilog
The Comment Starts with /* And End with next Token You see */
module adder(
    a, b,
    ci, sum, // Verilog will Ignore White Spaces
    co        // So You Can Define All of Your Variables in One Or In Separated Lines
);

// The next line represent Wrong Single Line
Commenting, this line will generate Verilog Syntax Error During Synthesis.

// Input Ports
input a; input b;
input ci;

// Output Ports
output sum; output co;

// Data Types
wire    a; // After a token like C you must put
wire    b; wire ci; wire sum; wire co;
```

همانطور که دیده می شود، می توان تمامی متغیر ها را در یک خط و بصورت پشت هم و یا در خطوط جداگانه و بصورت ترکیبی تعریف نمود. از نظر زبان Verilog این دو هیچ فرقی با هم ندارند. اما برای پیروی از یک الگوی واحد بهتر است متغیر هایی که در یک دسته بندی قرار می گیرند ( مثلا تمام متغیر های ورودی ، ویا تمام متغیر های ثابتی و ...) را در یک خط تعریف نمود.

## • کلید واژه ها<sup>۱</sup> در Verilog

در Verilog تمامی کلید واژه ها (Keywords) بصورت حروف کوچک می باشند، از آنجایی که Verilog یک زبان حساس به حروف کوچک و بزرگ است لذا می توان از کلید واژه ها بصورت حروف بزرگ برای بیان متغیر ها ، نام ها و ... استفاده نمود.

به نام های اختصاری در این زبان Unique Name گفته می شود.

**نکته : توصیه می شود از کلید واژه ها حتی در صورت حروف بزرگ بودن به عنوان Unique Name استفاده نکنید .**

مثال ۲ : در این مثال کلماتی که به رنگ آبی نوشته شده اند کلید واژه های زبان Verilog می باشند. اما کلمات مشکی رنگ Unique Name می باشند.

Reg Output	// a Verilog Keyword
Reg REG	// a Unique Name ( Not Keyword )

## • معرف ها<sup>۲</sup> در Verilog

- به نام های اشیا در این زبان معرف (Identifier) گفته می شود، نام ثبات ها و ماجول ها همگی از این نوع هستند.
- ﴿ معرف ها می بایست با یکی از حروف الفبا ( توجه کنید فقط حروف الفبا و نه اعداد و نشانه ها ) و یا علامت \_ ( Underscore ) شروع شوند.
- ﴿ معرف ها می توانند حاوی حروف الفبا ( کوچک و بزرگ ) ، اعداد ( ۰ تا ۹ ) و علامت دلار ( \$ ) باشند.

---

Keyword<sup>۱</sup>  
Identifier<sup>۲</sup>

مثال ۳: در این مثال نحوه نام گذاری صحیح معرف ها را خواهیم دید، معرف هایی که با پس زمینه زرد رنگ مشخص شده اند صحیح نمی باشند و قواعد زبان Verilog را رعایت نمی کنند.

```
// valid Identifiers
clock_input          counterEnable
i386                 A
Carray$Output        _TempRegister

// wrong Identifiers
$i386                2ndClockSource      Colck#2
```

در زبان Verilog هم چنین می توان معرف ها را بصورت Escaped تعريف نمود، در اين حالت شما می توانيد از همه کرکتر های قابل چاپ جهت نام گذاري معرف استفاده کنيد. اين کرکتر ها عبارتند از تمامی حروف الفبا انگلیسي، اعداد و نشانه ها ( کرکتر های اسکی از کد هگزدسيمال 0x21 تا 0x7E ). در اين روش نام گذاري معرف با کرکتر بک اسلش (\ ) شروع شده و تا زمانی که اولین فاصله مشاهده شود ادامه دارد. به عبارتی دیگر کرکتر شروع معرف بک اسلش و کرکتر اتمام آن فاصله می باشد.

مثال ۴: تمامی معرف های زیر صحیح می باشند.

```
// valid Identifiers
\486_up           \Q!
                  \1,2,3       \reset*
                  \clock#2      \!Enable
```

#### • اعداد صحیح در Verilog

در زبان Verilog می توان اعداد را به فرمت های دسيمال ، هگز دسيمال ، اوكتال و يا باينري تعريف نمود. اعداد منفي در Verilog بصورت متمم ۲ تعريف خواهند شد. در تعريف اعداد می توان از علامت \_ ( Under Score ) برای جدا سازی اعداد استفاده نمود، Verilog بصورت خودکار اين علامت را از اعداد حذف می کند. ( باید توجه داشت که از این علامت نمی توان در ابتدای عدد استفاده کرد ).

امکان تعریف اعداد به صورت های زیر را فراهم می کند :

- » اعداد دارای اندازه و بی اندازه ( اعداد بی اندازه به صورت پیشفرض ۳۲ بیتی تعریف می شوند ).
- » اعداد در مینا های مختلف نظیر باینری ، اوکتال ، دسیمال و هگز دسیمال. (نشانگر مینا با حرف کوچک نمایش داده می شوند ، ارقام هگز با حروف بزرگ و کوچک نمایش داده می شوند).

فرمت کلی اعداد در Verilog بصورت زیر می باشد :

`<Size>'<Radix><Value>`

Value = اندازه ، Radix = مبنای ، Size = مقدار

افزودن فاصله بین نشانگر های اندازه ، مبنای و مقدار اعداد مجاز بوده Verilog بطور خودکار این فاصله ها را حذف می کند.

مثال ۵ : در این مثال با انواع نمایش های مختلف آشنا خواهید شد.

توضیحات	مقدار ذخیره شده واقعی	نمایش
unsized 32 bits	00000000000000000000000000000001	1
sized hex	10101010	8'hAA
sized binary	100011	6'b10_0011
unsized 32 bit hex	00000000000000000000000000000001111	'hF
8bit sized hex	11110001	8'F1
16bit with separated digits	1111111111110000	16'FF_F0
16bit with separated digits	1111111111110000	16'FF_F0

در Verilog اعداد از سمت راست شروع و با توجه اندازه مشخص شده ادامه می یابد.

- « اگر اندازه کوچکتر از مقدار باشد ، مقادیر اضافه سمت چپ حذف می گردد.
- « اگر اندازه بزرگتر از مقدار باشد ، مقادیر باقی مانده سمت چپ با توجه به آخرین بیت سمت چپ خوانده شده پر خواهد شد. اگر آخرین بیت ۰ و یا ۱ باشد با ۰ ، اگر اخرين بيت Z و یا X باشد به ترتیب با Z و X پر خواهد شد.

مثال ۶ :

توضیحات	مقدار ذخیره شده واقعی	نحوه نمایش
Truncated , not 11001010	001010	6'hCA
Filled with two 0 on left	001010	6'hA
Filled with 16 Z	Z Z Z Z Z Z Z Z Z Z Z Z Z Z Z Z	16'bZ
Filled with 8 X	X X X X X X X X	8'bx

## • اعداد حقیقی در Verilog

زبان Verilog قابلیت پشتیبانی از اعداد حقیقی بصورت متغیر و ثابت را دارا می باشد. Verilog به طور خودکار این اعداد را روند کرده و به عدد صحیح قابل ذخیره سازی در حافظه تبدیل می کند. اعداد حقیق نمی توانند شامل Z یا X باشند. اعداد حقیقی می توانند با نمایش دسیمال و یا علمی تعریف شوند.

<Value> . <Value>  
<Mantissa>E<Exponent>

Mantissa = رقم اعشاری ، Exponent = توان

مثال ۷ : عبارت های زیر همگی نحوه نمایش صحیح اعداد حقیقی می باشند.

```
// valid Real Numbers
1.2      0.6      3.142673      3.6E8      2.7461E6
```

## • اعداد علامت دار و بی علامت در Verilog

در Verilog مانند زبان های دیگر نمی توانیم علامت دار بودن و یا نبودن اعداد را مشخص کنیم. هر عددی که علامت – قبل از آن آورده شود منفی و در غیر این صورت مثبت خواهد بود. Verilog اعداد منفی را بصورت متمم دو ذخیره می کند.

## • پورت<sup>۱</sup> ها در Verilog

پورت ها در واقع ابزار ارتباط ماجول ها با دنیای بیرون و یکدیگر می باشند. هر ماجول می تواند دارای تعدادی ورودی و تعدادی خروجی باشد. تمام ماجول ها بجز ماجول مادر ( بالاترین ماجول در سلسله مراتب ) می توانند دارای پورت باشند.

پورت ها را می توان بصورت ورودی ، خروجی و یا ورودی/خروجی تعریف نمود. قالب کلی تعریف پورت بصورت زیر می باشد :

```
input [range_vals:range_var] list_of_identifiers;
output [range_vals:range_var] list_of_identifiers;
inout [range_vals:range_var] list_of_identifiers;
```

برای ارتباط پورت ها با دنیای بیرون دو روش در زبان Verilog وجود دارد : روش ترتیبی و روش نام گذاری در روش ترتیبی به هنگام نمونه سازی از ماجول می بايست متغیر های اتصال به پورت ها را دقیقا به همان ترتیبی که در تعریف پورت آورده شده است بیاوریم. در این روش اگر بخواهیم یک پورت خروجی به جایی متصل نباشد کافی است جای آن را خالی بگذاریم.

---

Port<sup>۱</sup>

در روش نام گذاری از اسامی پورت ها که در تعریف ماجول آورده شده است استفاده می نماییم . معمولاً زمانی که تعداد ماجول ها و پورت های آنها افزایش می یابد و بخاطر سپردن ترتیب آنها دشوار می شود استفاده می شود. در این روش اگر بخواهیم یک پورت خروجی به جایی متصل نباشد کافی است نام آن را نیاوریم.

قالب استفاده از روش نام گذاری بصورت زیر می باشد :

```
.port_name( external_signal_name )
```

مثال ۸ : در بخش اول این مثال چند حالت تعریف پورت ها آورده شده است . در دو بخش دوم و روش ارتباط دهی نمایش داده شده است. جمع کننده های ۱ تا ۶ (adder1 تا adder6) همگی یک نمونه از ماجول adder که قبلاً تعریف کرده بودیم می باشند ( در صفحات قبل فقط پورت های این ماجول تعریف شده اند نه اجزای داخلی آن ).

جمع کننده های ۱ و ۴ ، ۲ و ۵ ، ۳ و ۶ دارای ورودی و خروجی های یکسانی هستند، تنها فرق آنها در روش ارتباط آنهاست. در جمع کننده های ۱ تا ۳ از روش ترتیبی و در جمع کننده های ۴ تا ۶ از روش نام گذاری استفاده شده است.

```
input      clk;           // Clock input
input [15:0] data_in;    // 16bit Data input bus
output [7:0] data_out;  // 8bit Data output bus
inout [15:0] data_bus; // 16bit Bi-Directional data bus

adder1   adder( data_a, data_b, carry_i, summation, carry_o);
adder2   adder( data_a, data_b, carry_i, summation);
adder3   adder( data_a, data_b, carry_i, , carry_o);

adder4   adder( .a(data_a), .b(data_b), .sum(summation), .ci(carry_i), .co(carry_o));
adder5   adder( .a(data_a), .b(data_b), .sum(summation), .ci(carry_i));
adder6   adder( .a(data_a), .b(data_b), .ci(carry_i), .co(carry_o));
```

## • انواع داده ها در Verilog

دو نوع داده مهم در Verilog عبارتند از Net و Register . داده Net نمایانگر ارتباط پایه ای میان قسمت های مختلف است. داده Register نمایانگر یک متغیر برای ذخیره سازی اطلاعات است. هر یک از داده های فوق می توانند بصورت تکی و یا برداری<sup>۱</sup> تعریف شوند.

نت (Net) ها در واقع اتصالات واقعی میان مدارات هستند. نت ها در Verilog توسط کلید واژه wire تعریف می شود و مقدار پیشفرض آن Z می باشد.

در Verilog مجموعاً چهار مقدار برای هر نت وجود دارد ، این چهار مقدار عبارتند از :

توضیح	مقدار
سطح منطقی 0 ، شرط نادرست	0
سطح منطقی 1 ، شرط درست	1
مقدار نامشخص	X
حالت امپدانس بالا (شناور)	Z

ثبتات (Register) ها نیز در Verilog توسط کلید واژه reg تعریف می شوند.

- » ثبات ها آخرین مقداری که به آنها داده شده است را تا زمانی که مقدار جدیدی به آنها داده شود در خود نگه داری می کنند.
- » می توان یک آرایه از ثبات ها را بوجود آورد که در این صورت به آن حافظه (Memory) گفته می شود.
- » از ثبات ها به عنوان متغیر در بلوک های ساخت یافته(Procedural) استفاده می شود.

Vector<sup>۱</sup>

﴿ اگر بخواهید یک سیگنال حاوی مقدار را به یک بلوک ساخت یافته انتقال دهید باید از ثبات استفاده کنید.

چهار نوع ثبات اصلی در Verilog عبارتند از :

نوع ثبات	توضیح
reg	متغیر بدون علامت
integer	متغیر علامت دار ۳۲ بیتی
time	عدد صحیح ۶۴ بیتی
real	متغیر ممیز شناور با دقت مضاعف

## • رشته ها<sup>۱</sup> در Verilog

یک رشته مجموعه ای از کاراکتر ها می باشد که درون دو علامت " (double quotation) قرار گرفته اند. باید توجه داشت در Verilog رشته ها بصورت تک خطی می باشند و نمی توان آنها را بصورت چند خطی تعریف نمود. در Verilog کرکتر ها بصورت ۸ بیت و بصورت اسکی (ASCII) تعریف می شوند. در Verilog بر خلاف C نیازی به کرکتر انتهایی (Termination Character) برای نمایش انتهای رشته های رشته نمی باشد. رشته ها در یک ثبات Verilog ذخیره می شوند و طول ثبات باید به اندازه رشته ورودی بزرگ باشد. زمانی که یک ثبات رشته در Verilog بزرگتر مقدار داده شده با آن باشد، بطور خودکار بیت های سمت چپ اضافی را با صفر پر خواهد کرد. کرکتر های خاص در Verilog را می توان با پیشوند بک اسلش (\ ) تعریف نمود ، برخی از این کرکتر ها عبارتند از :

Strings<sup>1</sup>

نمايش کرکتر	توضیح
\n	کرکتر خط جدید
\t	کرکتر تب
\\"	کرکتر بک اسلش
\\"	کرکتر دبل کوتیشن
\%	کرکتر درصد

## • آرایه<sup>۱</sup> ها Verilog

در Verilog می توان، آرایه ای از داده ها و یا بردار ها تعريف نمود. در Verilog بر خلاف زبان های نرم افزاری نمی توان آرایه های چند بعدی تعريف نمود. فرمت کلی تعريف آرایه به صورت زیر می باشد :

```
<array_type> <array_name> [ #first_element : #last_element ]
```

تفاوت آرایه و بردار در این است که یک آرایه می تواند مجموعه ای از عناصر با طول های مختلف را در خود نگه داری کند اما بردار تعداد مشخصی از یک عنصر است.

## • حافظه<sup>۲</sup> ها در Verilog

در Verilog حافظه ها بصورت آرایه ای از ثبات ها تعريف می شوند. فرمت کلی تعريف یک حافظه در Verilog بصورت زیر می باشد :

```
reg [ #word_size : 0 ] array_name [0:array_size]
```

مثال ۹ : در این مثال نحوه تعريف ثبات ها ، نت ها و ثبات های برداری ، متغير های حقيقي و صحيح و حالت برداری آنها ، رشته و حافظه آشنا می شوید . توجه داشته باشید که رشته پس از تعريف و درون یک بلوک ساخت یافته مقدار دهی می شود.

---

Array<sup>۱</sup>  
Memory<sup>۲</sup>

```

reg register;                                // Declaring a one bit Register
wire [15:0] Databus;                         // a 16 nets Representing a 16bit bus
reg [31:0] AddressReg;                        // a 32 bit Register

integer Counter;                             // Integer Data Declaration
real Real_Data;                            // Real Data Declaration
integer Output_Data[15:0];                   // Array of 16 integers

reg membit[0:1023];                          // 1K x 1bit memory
reg [7:0] membyte[0:1023];                   // 1K x 8bit memory

reg [8*17:0] version ;                      // Declare a register variable that is 18 bytes
initial
  version = " version 1.0";                  // Filling String inside initial procedural block

```

## • ماجول ها در Verilog

با ماجول ها در Verilog قبل آشنا شدیم ، در این بخش به نحوه تعریف ماجول و ویژگی های آن می پردازیم. قالب کلی تعریف ماجول به صورت زیر می باشد :

```

module module_name ( port list );
  port declarations (if ports present)
  parameters (optional)
  Declaration of wires, regs and other variables
  Data flow statement (assign)
  Instantiation of lower level module
  always and initial blocks, all behavioral
  statements go in these blocks
  tasks and functions
end module

```

## • قوانین اتصال پورت ها در Verilog

به هنگام اتصال پورت های یک ماجول به جهان خارج باید به نکاتی توجه داشت :

- « پورت های ورودی ماجول باید از نوع net باشند و این پورت ها می توانند به متغیر هایی از نوع reg و يا net در جهان خارج متصل شوند.
- « پورت های خروجی ماجول می توانند از نوع reg و يا net باشند و این پورتها باید به متغیر هایی از نوع net در جهان خارج متصل شوند.
- « پورت های دو سویه ماجول باید از نوع net باشند ، و این پورتها می توانند به متغیر هایی از نوع reg و يا net در جهان خارج متصل شوند.
- « پورتهای ماجول و متغیر های خارجی متصل به آنها باید از نظر طول منطبق باشند

## • پیش پردازش<sup>۱</sup> در Verilog

در Verilog نیز مانند تمامی زبان های برنامه نویسی دیگر می توان پارامتر های پیش پردازش را تعریف نمود و در صورت نیاز از آنها استفاده نمود. یکی از پرکاربر ترین دستورات پیش پردازشی در Verilog دستور define می باشد. توسط این دستور می توان یک مقدار ، دستور ، شرط ، ... را با یک نام تعریف نمود و از آن پس فقط از آن نام در کد ها استفاده کرد. قالب کلی استفاده از دستور define به صورت زیر است:

```
`define <Definition-Name> <Definition-Statement>
```

برای استفاده از این تعریف در کد ها فقط کافی است نام آن را به همراه علامت ` بیاورید. به صورت زیر :

```
`<Definition-Name>
```

از این دستور در مثال های آخر کتابچه به دفعات استفاده خواهیم کرد.

---

<sup>1</sup> Preprocessing

## ۶) مدل سازی در سطح گیت

در مدل سازی سطح گیت مدار را بصورت مجموعه ای از گیت های پایه که به یکدیگر متصل شده اند بیان می کنیم. Verilog هم مانند دیگر زبان های توصیف سخت افزار درون خود دارای گیت های منطقی<sup>۱</sup>، خطوط انتقال<sup>۲</sup> و سوییچ<sup>۳</sup> ها می باشد اما با توجه به وجود ابزار های سنتز از این اشیا به ندرت در طراحی ها استفاده می شود. برای شروع ابتدا باید انواع گیت های پایه ای که در Verilog وجود دارند را معرفی کنیم.

در Verilog شش گیت پایه ای اصلی وجود دارد ، این گیت ها عبارتند از گیت های AND ، OR ، NOR ، XOR و XNOR . همگی این گیت ها دارای چند ورودی و یک خروجی می باشند. اولین پورت هر گیت خروجی آن و پورت های بعدی ورودی های گیت را تشکیل می دهند بدین ترتیب می توان گیت هایی با تعداد ورودی های مختلف تعریف نمود.

۶ گیت انتقالی اصلی عبارتند از گیت های وارونگر<sup>۴</sup> ، بافر<sup>۵</sup> ، بافر سه<sup>۶</sup> حالته فعال پایین، بافر سه حالته فعال بالا ، وارونگر سه حالته فعال بالا. پورت آخر گیت های دو حالته ورودی و دیگر پورت ها خروجی هستند ، بدین ترتیب می توان گیت هایی با تعداد خروجی های دلخواه تعریف نمود. در گیت های سه حالته پورت اول خروجی ، پورت دوم ورودی و پورت سوم پورت کنترل می باشد.

---

Logic Gates <sup>۱</sup>
Transmission Gates <sup>۲</sup>
Switch <sup>۳</sup>
Inverter <sup>۴</sup>
Buffer <sup>۵</sup>
Tri State Buffer <sup>۶</sup>

کلید واژه	نماد	نام گیت
<b>nor</b>		گیت NOR با N ورودی
<b>xor</b>		گیت XOR با N ورودی
<b>xnor</b>		گیت XNOR با N ورودی
<b>buf</b>		گیت بافر با N خروجی
<b>bufif0</b>		بافر سه حالته فعال پایین
<b>bufif1</b>		بافر سه حالته فعال بالا

کلید واژه	نماد	نام گیت
<b>and</b>		گیت AND با N ورودی
<b>nand</b>		گیت NAND با N ورودی
<b>or</b>		گیت OR با N ورودی
<b>not</b>		گیت NOT با N خروجی
<b>notif0</b>		وارونگر سه حالته فعال پایین
<b>notif1</b>		وارونگر سه حالته فعال بالا

برای طراحی مدار در سطح گیت ابتدا باید آنرا بصورت مجموعه ای از گیت های پایه در آورد، سپس با تعریف net های مورد نیاز این گیتهای پایه را به یکدیگر متصل نمود. به این کار اصطلاحا سیم بندی یا Wiring گفته می شود.

مثال ۱۰ : در این مثال با استفاده دو گیت NAND یک گیت AND می سازیم.

```
module and_from_nand(X, Y, F);
    input X, Y;
    output F;
    wire W;
    nand U1(X, Y, W);
    nand U2(W, W, F);
endmodule
```

در این ماجول X و Y ورودی و F خروجی می باشد.

مثال ۱۱ : در این مثال با ساخت یک فلیپ فlap نوع دی آشنا می شویم.

```
module dff(Q, Q_BAR, D, CLK);
    output Q, Q_BAR;
    input D, CLK;
    nand U1(X, D, CLK);
    nand U2(Y, X, CLK);
    nand U3(Q, Q_BAR, X);
    nand U4(Q_BAR, Q, Y);
endmodule
```

در این ماجول D و CLK ورودی ، Q و Q\_BAR خروجی می باشند.


توجه کنید گیت nand می تواند دارای تعداد نا متناهی ورودی باشد. در این صورت اولین آرگومان خروجی و دیگر آرگومان ها ورودی می باشند.

مثال ۱۲ : در این مثال با ساخت یک مالتی پلکسر<sup>۱</sup> آشنا می شویم.

```
module mux4_to_1 ( out, i0, i1, i2, i3, s1, s0 );
    output out;
    input i0, i1, i2, i3, s1, s0;

    // Internal wire declaration
    wire s0n, s1n, y0, y1, y2, y3;

    // Gate instantiations
    not ( s1n, s1 );
    not ( s0n, s0 );
    and ( y0, i0, s1n, s0n );
    and ( y1, i1, s1n, s0 );
    and ( y2, i2, s1 , s1n );
    and ( y3, i3, s1 , s0 );
    or ( out, y0, y1, y2, y3 );
endmodule
```




شکل ۹ . نمودار منطقی یک مالتی پلکسر چهار به یک

Multiplexer<sup>1</sup>

مثال ۱۳ : در این مثال یک جمع کنند کامل ۴ بیت را بررسی خواهیم کرد.

برای ساخت یک جمع کنند چهار بیت به چهار جمع کنند ۱ بیتی با بیت نقلی ورودی و خروجی نیازمندیم که نمودار و کد Verilog آن را در ادامه می بینید. در این مثال از سطح توصیف گیت برای توصیف مدار داخلی جمع کنند استفاده شده است.




شکل ۱۰. نمودار منطقی یک جمع کنند کامل

```

module fulladd(sum, c_out, a, b, c_in);
    output sum, c_out;
    input a, b, c_in;
    wire s1, c1, c2;
    xor (s1, a, b);
    and (c1, a, b);
    xor(sum, s1, c_in);
    and(c2, s1, c_in);
    or(c_out, c2, c1);
endmodule
    
```

در مرحله بعد می بایست چهار عدد از این جمع کننده ها را به طریق زیر به هم متصل کنیم.



شکل ۱۱. نمودار یک جمع کننده چهاربیتی با استفاده از چهار جمع کننده ۱ بیت

```
module fulladder4(sum, c_out, a, b, c_in);
    output [3:0] sum;
    output c_out;
    input [3:0] a,b;
    input c_in;
    wire c1, c2, c3;
    // Making Four Instances of fulladder which defined before
    fulladd fa0(sum[0], c1, a[0], b[0], c_in);
    fulladd fa0(sum[1], c2, a[1], b[1], c1);
    fulladd fa0(sum[2], c3, a[2], b[2], c2);
    fulladd fa0(sum[3], c_out, a[3], b[3], c3);
endmodule
```

همانطور که در کد Verilog مشاهده می شود در این مثال چهار بار از جمع کننده تک بیت که در بخش قبل طراحی کرده بودیم نمونه سازی کردیم و توسط آن یک جمع کننده چهار بیت را طراحی نمودیم.

## (۷) مدل سازی سطح ثباتی (جريان داده ها)

در مدل سازی ثباتی به نحوه انتقال اطلاعات بین ثبات ها و پردازی اطلاعات اهمیت می دهیم. در این قسمت به چگونگی مدل سازی در سطح جریان داده در زبان Verilog و مزایای آن می پردازیم.

### • مقداری دهی مداوم<sup>۱</sup>

توسط این دستور می توان یه مقدار را روی یک Net قرار داد. این دستور همواره در حال اجرا بوده و هرگاه یکی از عملوند های تغییر کند مقدار Net هم همراه با آن ( و یا با تأخیر ) تغییر خواهد کرد. قالب کلی استفاده از این دستور به صورت زیر است :

```
assign <delay> Assignment-Lists;
```

سمت چپ این دستور باید یک متغیر یا یک بردار از نوع net و یا الحاقی از این دو نوع باشد.

### • مقدار دهی مداوم ضمنی<sup>۲</sup>

در این روش به جای اینکه یک متغیر را از جنس Net تعریف کنیم و سپس توسط دستور assign یک مقدار را روی آن قرار دهیم، می توانیم این عمل را در هنگام تعریف Net انجام دهیم.

---

<sup>۱</sup> Continuous Assignment

<sup>۲</sup> Implicit Continuous Assignment

مثال ۱۴ : در این مثال نحوه مقدار دهی بصورت مداوم و مداوم ضمنی را مشاهده خواهید کرد.

```
module mymodule_continuous_assignment( out, i1, i2 );
    output out;
    input i1,i2;
    assign out = i1 & i2; // Continuous Assignment
endmodule

module mymodule_implicit_continuous_assignment( out, i1, i2 );
    output out;
    input i1,i2;
    wire out = i1 & i2; // Implicit Continuous Assignment
endmodule
```

## • تاخیر ها<sup>۱</sup>

به منظور واقعی تر شدن نتایج شبیه سازی می توان در Verilog تاخیر های که ناشی از تاخیر انتشار گیت های منطقی<sup>۲</sup> می باشند را لحاظ کرد. باید توجه داشت این تاخیرات فقط در نتایج شبیه سازی تاثیر می گذارند و در سنتز و واقعیت اثری نخواهند داشت.

## • تاخیر با قاعده

در این حالت یک تاخیر را پس از دستور assign و قبل از net می آوریم. هر تغییری که در یکی از سیگنال های سمت راست رخ دهد، باعث می شود پس از گذشت زمان تاخیر ، عبارت سمت راست مجددا ارزیابی شود و سپس در متغیر سمت چپ قرار گیرد. به این ترتیب تاخیری که در اینجا داریم از نوع inertial است و این امر باعث می شود که پالس هایی با عرض کمتر از مقدار تاخیر مشخص شده به خروجی منتشر نشود.

Delay<sup>۱</sup>

Logic Gates Propagation Delay<sup>۲</sup>

## • تاخیر به هنگام تعریف net

در این حالت به هنگام تعریف net تاخیر مورد نظر را برای آن مشخص می کنیم. از این پس هر تغییری که روی این net انجام شد، با تاخیر مشخص شده اعمال می شود. این عمل در مورد توصیف سطح گیت نیز قابل استفاده است.

مثال ۱۵ : در این مثال با نحوه ایجاد تاخیر های مورد بحث با قاعده و تاخیر به هنگام تعریف نت آشنا می شوید.

```
// ----- Inertial Delay Example -----
module and_with_delay( o1, i1, i2);
    output o1;
    input i1, i2;

    assign #5 o1 = i1 & i2; // Inertial Delay
endmodule

// ----- Implicit Delay Example -----
wire #5 out;                         // Implicit Delay during Assignment
assign out = i1 & i2;
```

## ۸) عبارات، عملگر ها<sup>۱</sup> و عملوند<sup>۲</sup> ها

- « یک عبارت از ترکیب عملوند ها و عملگر ها ساخته می شود
- « یک عملوند می تواند یکی از انواع داده ای باشد که قبلاً به آن اشاره شد.
- « عملگر ها روی عملوند ها عملیاتی را انجام می دهند تا نتیجه مطلوب بدست آید. لیست عملگر های موجود در Verilog در جدول صفحه بعد آمده است.

---

Operator<sup>۱</sup>  
Operand<sup>۲</sup>

در مورد عملگر های حسابی<sup>۱</sup> باید به موارد زیر توجه داشت :

- « اگر هر دو عملوند صحیح باشد خارج قسمت را برمی گرداند.
- « اگر هریک از عملوند ها دارای بیت X باشند ، نتیجه عملیات X خواهد بود.
- « عملگر % باقی مانده تقسیم را برمی گرداند و علامت حاصل برابر علامت عملوند اول است.
- « بهتر است اعداد منفی را در عبارات بصورت اعداد صحیح بکار برد، زیرا در غیر این صورت به مکمل ۲ تبدیل می شوند که ممکن است باعث نتایج غیرمنتظره<sup>۲</sup> شوند.

در مورد عملگر های منطقی<sup>۳</sup> باید به موارد زیر توجه داشت :

- « نتیجه عملگر های منطقی یک بیت است : 0 نادرست ، 1 درست و X نا معلوم .
- « اگر عملوند اول 0 باشد معادل نادرست<sup>۴</sup> ، اگر 1 باشد معادل درست<sup>۵</sup> و اگر X باشد نا معلوم ارزیابی خواهد شد.

---

Arithmetic Operators<sup>۱</sup>

Unexpected Result<sup>۲</sup>

Logic Operators<sup>۳</sup>

False Condition<sup>۴</sup>

True Condition<sup>۵</sup>

عملوند ها	عملیات	سمبل عملگر	نوع عملگر
۲	ضرب	*	عملگر های حسابی و منطقی
۲	تقسیم	/	
۲	جمع	+	
۲	تفریق	-	
۲	باقی مانده	%	
۱	معکوس منطقی	!	
۲	و منطقی	&&	
۲	یا منطقی		
نا محدود	الحاق	{}	
نا محدود	تکرار	{ {{}} }	
۲	شیفت راست	>>	عملگر های شیفت
۲	شیفت چپ	<<	

عملوند ها	عملیات	سمبل عملگر	نوع عملگر
۲	کوچکتر از	<	عملگر های رابطه ای <sup>۱</sup> ، تساوی، بیتی
۲	بزرگتر از	>	
۲	کوچکتر و مساوی	<=	
۲	بزرگتر و مساوی	>=	
۲	تساوی	==	
۲	عدم تساوی	!=	
۲	تساوی نوع حروف	====	
۲	عدم تساوی نوع حروف	!==	
۱	معکوس بیتی	~	
۲	و بیتی	&	
۲	یا بیتی		
۲	یا اختصاصی بیتی	^	
۲	معکوس یا اختصاصی بیتی	~^ یا ^~	

در مورد عملگر های تساوی<sup>۲</sup> باید به موارد زیر توجه داشت :

- ﴿ نتیجه  $a == b$  برابر ۰ یا ۱ یا  $x$  است. اگر یک بیت از یکی از عملوند ها  $x$  یا  $z$  باشد نتیجه  $x$  می شود.
- ﴿ نتیجه  $a != b$  برابر ۰ یا ۱ یا  $x$  است. اگر یک بیت از یکی از عملوند ها  $x$  یا  $z$  باشد نتیجه  $x$  می شود.
- ﴿ نتیجه  $a === b$  برابر ۰ یا ۱ است.  $a$  و  $b$  بیت به بیت با هم مقایسه می شوند.

Relational<sup>۱</sup>  
Equality<sup>۲</sup>

﴿ نتیجه  $a!=b$  برابر ۰ یا ۱ است.  $a$  و  $b$  بیت به بیت باهم مقایسه می شوند.

در مورد عملگر های الحق<sup>۱</sup> باید به موارد زیر توجه داشت :

﴿ عملوند ها حتما باید اعداد اندازه دار باشند تا Verilog قادر به محاسبه اندازه نتیجه باشد.

﴿ عملوند ها می توانند net ، reg و یا برداری از آنها و یا اعداد اندازه دار باشند.

اپراتور تکرار<sup>۲</sup> مشخص می کند که چندبار عدد داخل {} باید تکرار شود .

در مورد عملگر های شرطی باید به موارد زیر توجه داشت :

﴿ قالب استفاده از عملگر شرطی به صورت زیر است

`<Condition> ? <True-Statement> : <False-Statement>;`

﴿ عبارت شرط مورد ارزیابی قرار می گیرد ، اگر شرط برقرار باشد عبارت برقراری شرط و اگر شرط برقرار نباشد عبارت عدم برقراری شرط اجرا می شود.

مثال ۱۶ : در این مثال نحوه استفاده از عملوند ها و عملگر ها را خواهید آموخت. ( لازم به ذکر است این کد ها فقط جهت آموزش نحوه عملکرد عملگر ها می باشند )

---

Concatenation<sup>۱</sup>  
Replication<sup>۲</sup>

```

----- Arithmetic Operations -----
A = 4'b0011; B = 4'b0100; D = 6; E = 4;

A*B    // Evaluated to 4'b1100
D/E    // Evaluated to 1
A+B    // Evaluated to 4'b0111

in1 = 4'b101x; in2 = 4'b1010;
sum = in1 + in2; // Evaluated to 4'x

----- Logic Operations -----
A = 3; B = 0;
A && B // Evaluated to 0 ( False )
A || B // Evaluated to 1 ( True )
!A      // Evaluated to 0 ( False )

A = 2'bx0; B = 2'b10;
A && B // Evaluated to x ( Unknown )

----- Concatenation & Replication -----
A = 1'b1; B = 2'b00; C = 2'b10; D = 3'b110;
y = { B, C }; // Result y is 4'b0010
y = { A, B ,C, D, 3'b001 }; // Result y is 11'b1_00_10_110_001

----- Conditional Operations -----
// Models functionality of a tri state buffer

assign addr_bus = drive_enable ? addr_out : 32'bz;

----- Equality Operations -----
A = 3; B = 3; X = 4'b1010; Y = 4'b1101; Z = 4'b1xxzz; M = 4'b1xzz; N = 4'b1xxx;

A == B // Result is logical 0
A != B // Result is logical 1
X == Z // Result is x
Z === M // Result is logical 1
Z === N // Result is logical 0
M !== M // Result is logical 1

```

مثال ۱۷ : در مثال زیر توصیف یک مالتی پلکسر ۴ به ۱ ، جمع کننده چهار بیتی و یک مقایسه گرتک بیت قابل توسعه را مشاهده می کنید.

```
module mux4_to_1 ( out, i0, i1, i2, i3, s1, s0 );
    output out;
    input i0, i1, i2, i3, s1, s0;
    assign out = s1 ? ( s0 ? i3 : i2 ) : ( s0 ? i1 : i0 );
endmodule

module fulladd4 ( sum, c_out, a, b, c_in );
    output [3:0] sum;
    output c_out;
    input [3:0] a, b;
    input c_in;
    assign { c_out, sum } = a + b + c_in; // Concatenating assignment
endmodule

module comparator ( a_gt_b, a_eq_b, a_lt_b, a, b, gt, eq, lt );
    output a_gt_b, a_eq_b, a_lt_b;
    input a, b, gt, eq, lt;
    assign a_gt_b = ( a &gt;) | ( ~b &gt;) | ( a & ~b );
    assign a_eq_b = ( a & b & eq) | ( ~a & ~b & eq );
    assign a_lt_b = ( ~a & lt) | ( b & lt ) | ( ~a & b );
endmodule
```

## ۹) مدل سازی رفتاری در Verilog

در Verilog می توان سخت افزار را در سه سطح کلی توصیف کرد ، این سطوح عبارتند از :

- « سطح توصیف رفتاری : مدل سازی سطح بالا که در آن رفتار منطقی سیستم مدل سازی می شود.
- « مدل سازی ثباتی : در این سطح سخت افزار به وسیله ثبات ها مدل می شود.
- « مدل سازی پایه ای : در این حالت سخت افزار در دو سطح گیت و ثباتی توصیف می شود.

### • بلوک های ساخت یافته<sup>۱</sup>

کد های توصیف رفتاری می باشد درون این بلوک ها قرار بگیرند ، البته استثناعاتی نیز وجود دارد که بعدا به آن اشاره می شود. دو نوع بلوک ساخت یافته عبارتند از بلوک های Initial و Always . بلوک های ساخت یافته دارای ساختار ترتیبی می باشند. درون یک ماجول می توان چندین بلوک initial و always تعریف نمود.

- « بلوک های Initial فقط یک بار و در زمان صفر اجرا می گردد.
- « بلوک های Always همیشه و بطور مداوم در حال اجرا می گردد.

بلوک های ساخت یافته فقط توانایی تعیین کردن مقادیر ثبات ها را دارند و نمی توانند مقداری را به Net ها ( داده های wire ) نسبت دهند. اما شما می توانید درون بلوک های ساخت یافته، یک ثبات را با مقادیر یک ثبات، یک Net و یا یک مقدار ثابت مقدار دهی کنید.

---

Procedural Blocks<sup>۱</sup>

اگر چندین بلوک initial داشته باشیم ، همه بلوک ها در زمان صفر با هم و بطور جداگانه اجرا می شوند و هر بلوک بطور مستقل و از سایر بلوک ها خاتمه می باشد.

در صورتی که بخواهیم درون یک بلوک ساخت یافته چندین دستور داشته باشیم باید از دستورات begin و end و یا دستورات fork و join استفاده نماییم. در صورتی که از دستورات begin و end استفاده کنیم دستورات درون بلوک یکی پس از دیگری اجرا می گردند. در صورتی که از دستورات fork و join استفاده نماییم تمام دستورات درون بلوک همزمان با یکدیگر اجرا می شوند.

مثال ۱۸ : در این مثال نحوه استفاده از بلوک های ساخت یافته را مشاهده خواهیم کرد. در این مثال فرض کنید زمان صفر کردن ثبات های clk ، data و reset ۳ واحد زمان و زمان صفر کردن ثبات ۵ واحد زمان باشد. جلوی هر دستور زمان اتمام انجام آن بر حسب واحد زمان نوشته شده است تا تفاوت دستورات begin و fork نمایان شود.

```
initial
begin
    clk = 0;           // Execute finish at #3 clk
    reset = 0;          // Execute finish at #6 clk
    enable = 0;         // Execute finish at #11 clk
    data = 0;           // Execute finish at #14 clk
end

initial
fork
    clk = 0;           // Execute finish at #3 clk
    reset = 0;          // Execute finish at #3 clk
    enable = 0;         // Execute finish at #5 clk
    data = 0;           // Execute finish at #3 clk
join
```

## • بلوک های شرطی

Verilog نیز مانند دیگر زبان های برنامه نویسی دارای بلوک های شرطی می باشد. قالب کلی دستورات بلوک شرطی به صورت زیر می باشد :

```
if(condition)
    Statement which executed when Condition is True
else if(Second Condition)
    Statement which executed when Second Condition is True
else
    Statement which executed when None of these Conditions are True
```

عبارات شرطی else if و else اختیاری می باشند. در یک بلوک شرطی می توان به دفعات از عبارت if استفاده نمود.

مثال ۱۹ : در این مثال یک شمارنده دو جهته بسیار ساده را بررسی مدل می کنیم.

```
if (reset == 1'b0)
    counter = 4'b0000;
else if (enable == 1'b1 && up_en == 1'b1)
    counter = counter + 1'b1;
else if (enable == 1'b1 && down_en == 1'b1);
    counter = counter - 1'b0;
else
    counter = counter;
```

## • دستور Case

کار کرد این دستور دقیقا همانند دیگر زبان های برنامه نویسی می باشد. نحوه استفاده از این دستور را در خلال مثال های بعدی نمایش می دهیم.

## • کنترل زمان در بلوک های ساخت یافته

در حالت کلی بلوک های ساخت یافته در زمان صفر شروع به کار می کنند. بعضی وقت ها نیاز به فعال سازی بلوک در زمان های خاصی احساس می شود. در Verilog می توان یک بلوک ساخت یافته را طوری تعریف نمود تا در لبه یک پالس یا ترکیبی از پالس های مختلف مشخص فعال شود.

## • کنترل زمان مبنی بر رویداد<sup>۱</sup>

یک رویداد به معنای تغییر یک ثبات یا یک Net است. سه نوع کنترل زمان مبتنی بر رویداد را در ادامه بررسی خواهیم کرد.

**کنترل رویداد با قاعده :** علامت @ برای مشخص کردن کنترل رویداد استفاده می شود. دستورات می توانند با تغییر مقدار یک سیگنال با لبه بالارونده یا پایین رونده یک سیگنال اجرا شوند. لبه بالا رونده و پایین رونده در جدول زیر مشخص شده اند.

مقدار جدید	مقدار قبلی	لبه
1	z	بالارونده
1	x	
1,x,z	0	
0	z	پایین رونده
0	x	
0,x,z	1	

مثال ۲۰ : در این مثال با نحوه کنترل یک بلوک در یک رویداد با قاعده را بررسی می کنیم. عبارت اول در هر لبه ، عبارت دوم در بله بالا رونده ، عبارت سوم در لبه پایین رونده و عبارت چهارم در لبه بالا رونده اجرا خواهند شد.

Event<sup>۱</sup>

```

@(clock) q = d;           // Triggered with any change in clock
@(posedge clock) q = d;   // Triggered positive edge of clock
@(negedge clock) q = d;   // Triggered negative edge of clock
q = @(posedge clock) d;   // d is evaluated immediately and assigned to q at positive edge of clock

```

کنترل رویداد با نام : در Verilog می توان یک رویداد را تعریف نمود و در موقع لزوم آن را تحریک<sup>۱</sup> نماییم. تعریف این رویداد با کلید واژه event و تحریک کردن آن با <- انجام می شود.

کنترل چند رویداد : گاهی اوقات چند سیگنال داریم که تغییر در یکی از آنها سبب تریگر شدن اجرای یک مجموعه از دستورات می شود. این امر توسط or کردن رویداد ها یا سیگنال ها انجام می شود. لیست این رویداد ها یا سیگنال ها به لیست حساسیت<sup>۲</sup> مشهور است.

مثال ۲۱ : در این مثال با نحوه استفاده از رویداد ها با نام و کنترل با چند رویداد آشنا می شویم.

```

// ----- Event Control by Name -----
event rec_data; // Defining Event

always @(posedge clock)
begin
    if( last_data_packet ) ->rec_data; // Triggering at Positive Edge
end

always @ (rec_data)
    data_buf = { data[0] , data[1] , data[2] , data[3] };

// ----- Event Control by Multiply Signals -----
always @(posedge clock or reset)
begin
    if( reset ) q = 0;
    else q = d;
end

```

Trigger<sup>۱</sup>

Sensitivity List<sup>۲</sup>

## ۱۰) طراحی مدار در سطح رفتاری

- طراحی مدار های ترکیبی در سطح رفتاری :

برای طراحی مدار های ترکیبی در سطح رفتاری، باید تمام ورودی های مدار را در لیست حساس بدنی always ذکر کرد. به هنگام توصیف مدار باید توجه داشت که تمام شرط های if باید دارای else باشند تا از ایجاد مدار ترتیبی جلوگیری شود.

مثال ۲۲ : در مثال زیر توصیف یک مالتی پلکسر ۴ به ۱ را خواهید دید.

```
// Behavioral model of a 4-to-1 multiplexer
module mux4_to_1 ( out, i0, i1, i2, i3, s1, s0 );
    output out;
    reg out;
    input i0, i1, i2, i3, s1, s0;
    always @(*( i0 or i1 or i2 or i3 or s1 or s0 ))
        begin
            case { s1, s0 }
                2'b00 : out = i0;
                2'b01 : out = i1;
                2'b10 : out = i2;
                2'b11 : out = i3;
                default : out = 1'bx;
            endcase
        end
endmodule
```

- طراحی مدار های ترتیبی در سطح رفتاری

طراحی این مدار ها با ذکر چند مثال بیان می کنیم.

مثال ۲۳ : یک فلیپ فلاپ نوع D حساس به لبه بالا رونده با Reset سنکرون طراحی کنید.

```
module d_ff ( d, clk, rst, q );
    input d, clk, rst;
    output q;
    reg q;
    always @(posedge clk)
        begin
            if (rst)
                q = 1'b0;
            else
                q = d;
        end
endmodule
```

در این مثال `d` ورودی داده ، `clk` پالس ساعت و `q` خروجی فلیپ فلاپ می باشد. همانطور که مشاهده می شود پس یک پالس ساعت `clk` بلوک `always` اجرا می شود و اگر پالس ریست ۱ باشد خروجی برابر صفر خواهد شد و اگر ۱ نباشد خروجی برابر ورودی خواهد شد.

مثال ۲۴ : یک فلیپ فلاپ نوع D حساس به لبه بالا رونده با Reset آسکرون طراحی کنید.

```
module d_ff ( d, clk, rst, q );
    input d, clk, rst;
    output q;
    reg q;
    always @(posedge clk or posedge rst)
        begin
            if (rst)
                q = 1'b0;
            else
                q = d;
        end
endmodule
```

همانطور که مشاهده می شود در شمارنده با ریست آسکرون بلوک `always` در لبه بالا رونده پالس ساعت و یا پالس ریست اجرا می شود که اگر ریست ۱ باشد خروجی `q` صفر خواهد شد و اگر ریست ۱ نباشد به معنای پالس ساعت برای فلیپ فلاپ می باشد که `q` را برابر ورودی یعنی `d` قرار می دهد.

یک شمارنده ۴ بیتی دو جهته با ورودی بارگذاری سنکرون و ریست آسنکرون طراحی کنید که با لبه پایین رونده پالس clk کار کند.

```
module counter ( clk, ld, rst, u_d, d_in, q );
    input clk, ld, rst, u_d;
    input [3:0] d_in;
    output [3:0] q;
    reg [3:0] q;

    always @ ( negedge clk or posedge rst)
        begin
            if (rst)
                q = 4'b0000;
            else if( ld )
                q = d_in;
            else if( u_d )
                q = q + 1;
            else
                q = q - 1;
        end
endmodule
```

مثال ۲۵ : یک جمع کننده / تفریق کننده ۸ بیتی به روش توصیف رفتاری را طراحی کنید.

در این جمع کننده a و b ورودی های برداری ۸ بیتی ، oper عملیات جمع یا تفریق و res خروجی می باشد. توجه داشته باشید در این کد از سریز صرف نظر شده است.


```
module addsub(a, b, oper, res);
    input oper;
    input [7:0] a;
    input [7:0] b;
    output [7:0] res;
    reg [7:0] res;
    always @(a or b or oper)
    begin
        if (oper == 1'b0)
            res = a + b;
        else
            res = a - b;
    end
endmodule
```

## (۱۱) مثال ها

در این بخش چندین مثال را با توضیحات بررسی خواهیم کرد.

### • دیکودر چهار بیتی

در این مثال سخت افزار یک دیکودر چهار بیتی را به دو صورت توصیف می کنیم . در ابتدا این دیکودر را با دستور case و در ادامه آن را با دستور assign پیاده سازی خواهیم کرد.



شکل ۱۲. بلوك دیاگرام یک دیکودر ۴ بیتی با پایه فعال ساز

توصیف سخت افزاری این دیکودر را به دو روش بررسی می کنیم :

```

module decoder_using_case ( binary_in, decoder_out, enable);
    input [3:0] binary_in ;
    input enable;
    output [15:0] decoder_out;

    reg [15:0] decoder_out;

    always @ (enable or binary_in) // will be Triggered if binary_in or enable changed
    begin
        decoder_out = 0;
        if (enable) begin
            case (binary_in)
                4'h0 : decoder_out = 16'h0001;
                4'h1 : decoder_out = 16'h0002;
                4'h2 : decoder_out = 16'h0004;
                4'h3 : decoder_out = 16'h0008;
                4'h4 : decoder_out = 16'h0010;
                4'h5 : decoder_out = 16'h0020;
                4'h6 : decoder_out = 16'h0040;
                4'h7 : decoder_out = 16'h0080;
                4'h8 : decoder_out = 16'h0100;
                4'h9 : decoder_out = 16'h0200;
                4'hA : decoder_out = 16'h0400;
                4'hB : decoder_out = 16'h0800;
                4'hC : decoder_out = 16'h1000;
                4'hD : decoder_out = 16'h2000;
                4'hE : decoder_out = 16'h4000;
                4'hF : decoder_out = 16'h8000;
            endcase
        end
    end
endmodule

```

```

module decoder_using_case ( binary_in, decoder_out, enable);
    input [3:0] binary_in ;
    input enable ;
    output [15:0] decoder_out ;

    wire [15:0] decoder_out ;

    assign decoder_out = (enable) ? (1 << binary_in) : 16'b0 ;

endmodule

```

## • مقسم فرکانس

در این مثال یک مقسم فرکانس  $\frac{1}{2}$  را بررسی خواهیم کرد. اساس کار یک مقسم فرکانس مانند یک شمارنده می باشد. اما در این مثال برای تقسیم فرکانس به دو فقط کافی است در هر لبه بالارونده پالس ساعت پالس خروجی را وارون نماییم.

```
module clk_div_by2 (clk_in, enable,reset, clk_out);
    input clk_in, reset, enable;
    output clk_out;
    wire clk_in, enable;
    reg clk_out;
    always @ (posedge clk_in)
    begin
        if (reset)
            clk_out <= 1'b0;
        else if (enable)
            clk_out <= !clk_out ;
    end
endmodule
```

## • انکودر اولویت چهار بیتی :

یک دیکودر و انکودر معمولی را در مثال های قبل بررسی کردیم. حال نوبت به توصیف سخت افزار یک انکودر اولویت دار می رسد. در این انکودر ورودی برداری ۱۶ بیتی encoder\_in مشخص کننده خروجی چهار بیتی binary\_out خواهد بود.

```

module pri_encoder_using_if ( binary_out, encoder_in, enable); // Priority Encoder
    output [3:0] binary_out;
    input enable , [15:0] encoder_in;
    reg [3:0] binary_out ;
    always @ (enable or encoder_in)
    begin
        binary_out = 0;
        if (enable) begin
            if (encoder_in[0] == 1) begin
                binary_out = 1;
            end else if (encoder_in[1] == 1) begin
                binary_out = 2;
            end else if (encoder_in[2] == 1) begin
                binary_out = 3;
            end else if (encoder_in[3] == 1) begin
                binary_out = 4;
            end else if (encoder_in[4] == 1) begin
                binary_out = 5;
            end else if (encoder_in[5] == 1) begin
                binary_out = 6;
            end else if (encoder_in[6] == 1) begin
                binary_out = 7;
            end else if (encoder_in[7] == 1) begin
                binary_out = 8;
            end else if (encoder_in[8] == 1) begin
                binary_out = 9;
            end else if (encoder_in[9] == 1) begin
                binary_out = 10;
            end else if (encoder_in[10] == 1) begin
                binary_out = 11;
            end else if (encoder_in[11] == 1) begin
                binary_out = 12;
            end else if (encoder_in[12] == 1) begin
                binary_out = 13;
            end else if (encoder_in[13] == 1) begin
                binary_out = 14;
            end else if (encoder_in[14] == 1) begin
                binary_out = 15;
            end
        end
    end
end
endmodule

```

## • شیفت رجیستر با ورودی و خروجی سریال

در این مثال یک شیفت رجیستر با شیفت چپ ، ورودی و خروجی سریال و حساس به لبه بالا رونده ساعت را توصیف خواهیم کرد.

```
module shift (clk, si, so);
    input clk, si;
    output so;
    reg [7:0] tmp;
    always @(posedge clk)
    begin
        tmp      <= tmp << 1;
        tmp[0]   <= si;
    end
    assign so = tmp[7];
endmodule
```


## • شیفت رجیستر چپ / راست ، ورودی سریال ، خروجی موازی

در این مثال یک شیفت رجیستر سنکرون با ورودی پالس ساعت ( clk ) ، ورودی سریال ( si ) ، انتخاب گر شیفت چپ/راست ( left\_right ) و خروجی موازی ( po ) را توصیف می کنیم.


```
module shift (clk, si, left_right, po);
    input clk, si, left_right;
    output po;
    reg [7:0] tmp;
    always @(posedge clk)
    begin
        if(left_right == 1'b0)
            tmp <= { tmp[6:0], si };
        else
            tmp <= { si, tmp[7:1] };
    end
    assign po = tmp;
endmodule
```

## • شمارنده ۴ بیتی

در این قسمت یک شمارنده موجی با بیت نقلی را بررسی خواهیم کرد. در این طراحی ما از متدهای بالا به پایین استفاده خواهیم کرد. ابتدا با توصیف بالاترین بلوك شروع خواهیم کرد. در این مثال بالاترین بلوك شمارنده موجی می باشد. یک شمارنده را می توان با روش های مختلفی مدل کرد. در یک شمارنده از تعدادی فلیپ فلاب نوع T استفاده شده است که پس از مدل سازی بلوك شمارنده باید آنها را مدل سازی کنیم.




شکل ۱۳. طراحی بالا به پایین یک شمارنده



شکل ۱۴. بلوک دیاگرام شمارنده چهار بیتی

```
module ripple_carry_counter(q, clk, reset);
    output [3:0] q;
    input clk, reset;
    T_FF      tff0(q[0], clk, reset);
    T_FF      tff1(q[1], q[0], reset);
    T_FF      tff2(q[2], q[1], reset);
    T_FF      tff3(q[3], q[2], reset);
endmodule
```

در ماجول بالا از چهار نمونه از ماجول  $T\_FF$  که مدل یک فلیپ فلاپ نوع  $T$  است استفاده شده است. حال باید ماجول  $T\_FF$  را توصیف کنیم.


شکل ۱۵. بلوک دیاگرام یک فلیپ فلاپ نوع  $T$

```

module T_FF(q, clk, reset);
    output q;
    input clk, reset;
    D_FF dff0(q, , ~q, clk, reset); // ~q mean's Q-Bar ( Q Not ), qbar not needed leave it unconnected
endmodule

```

در روند توصیف فلیپ فلاپ T از یک فلیپ فلاپ نوع D استفاده شده است که نوبت به توصیف آن می رسد.



شکل ۱۶. نمودار منطقی یک فلیپ فلاپ نوع D

## خود آموز زبان توصیف سخت افزار Verilog


```
module D_FF(q, q_bar, d, clk, reset);
    output q;
    input d, clk, reset;
    wire s, sbar, r, rbar, cbar;
    assign cbar = ~sbar;
    assign    sbar = ~ (rbar & s),
              s = ~(sbar & cbar & ~clk),
              r = ~(rbar & ~clk & s),
              rbar = ~(r & cbar & d);
    assign    q = ~(s & qbar),
              qbar = ~(q & r & cbar);
endmodule
```

در این مثال فلیپ فلاپ در سطح جریان داده ها مدل سازی شده است که البته می توان این فلیپ فلاپ را به روش ساده تری در سطح توصیف رفتاری مدل سازی کرد که کد آن را در ادامه مشاهده می کنید.

```
module D_FF(q, q_bar, d, clk, reset);
    output q;
    input d, clk, reset;
    reg q;
    always @ ( posedge reset or negedge clk)
    begin
        if(reset)
            q = 1'b0;
        else
            q = d;
        qbar = ~q;
    end
endmodule
```


## • کنترل کننده چراغ راهنمای یک بزرگراه

در این مثال جالب ، رفتار یک چراغ راهنمای در تقاطع یک بزرگراه و یک راه فرعی بررسی خواهیم کرد. ابتدا باید مدل رفتاری این چراغ را استخراج کنیم.



- » برای راه فرعی سنسوری در نظر می گیریم تا وجود ماشین ها را در راه فرعی را مشخص کند. این سنسور سیگنال X را به کنترلر ارسال می کند. زمانی که X یک باشد به معنای وجود ماشین در راه فرعی می باشد.
- » برای هر راه یک سیگنال ترافیک در نظر می گیریم که نمایانگر وضعیت چراغ در آن راه می باشد
- » بزرگراه در برابر راه فرعی اولویت بالاتری می باشد. چراغ بزرگراه به صورت پیشرفظ سبز می باشد.
- » زمانی که تعدادی ماشین در راه فرعی منتظر سبز شدن چراغ می مانند چراغ راه فرعی باید سبز شده تا به ماشین ها اجزا عبور دهد . این چراغ باید تا زمانی که همه ماشین ها از راه فرعی عبور نکرندن سبز بماند.
- » زمانی که دیگر ماشینی از راه فرعی عبور نمی کند چراغ راه فرعی ابتدا زرد و سپس قرمز می شود.
- » در هر یک از مراحل می بایست تاخیر هایی در نظر گرفته شود که قابل تغییر باشند.

در مرحله بعد می بایست نمودار حالت را برای این کنترلر رسم نماییم.



شکل ۱۷. نمودار حالت کنترلر چراغ راهنمایی

حالات به صورت زیر می باشند :

چراغ راه فرعی	چراغ راه اصلی	حالت
قرمز	سبز	S0
قرمز	زرد	S1
قرمز	قرمز	S2
سبز	قرمز	S3
زرد	قرمز	S4

بهترین راه برای مدل سازی سخت افزار این کنترلر استفاده توصیف رفتاری می باشد. در این مثال از عبارات پیش پردازنده جهت هرچه انعطاف پذیر و خوانا تر شدن کد ها استفاده می شود.

```

`define TRUE      1'b1
`define FALSE     1'b0
`define RED       2'd0
`define YELLOW    2'd1
`define GREEN     2'd2

//State definition          // Highway   Secondary Road
`define S0      3'd0  // G        R
`define S1      3'd1  // Y        R
`define S2      3'd2  // R        R
`define S3      3'd3  // R        G
`define S4      3'd4  // R        Y

// Delays
`define Y2RDELAY 3    // Yellow to Red delay
`define R2GDELAY  2    // Red to Green delay

module sig_control( hwy, secondary , X, clock, clear);

  // I/O Ports
  output [1:0] hwy, secondary ;

  // 2-bit output for 3 states of signal
  reg [1:0] hwy, secondary ;

  input X; // if 1 indicate there is car on the secondary road
  input clock, clear;

  reg [2:0] state;
  reg [2:0] next_state;

  // Signal Controller Starts in S0 state
  initial
  begin
    state = `S0;
    next_state = `S0;

```

```

        hwy = `GREEN;
        secondary = `RED;
    end

    // state changes only at positive edge of clock
    always @ (posedge clock)
        state = next_state;

    // Compute values of Highway Signal & secondary Road Signal
    always @ (state) // only executed when state changes
    begin
        case(state)
            S0: begin
                hwy = `GREEN;
                secondary = `RED;
            end
            S1: begin
                hwy = `YELLOW;
                secondary = `RED;
            end
            S2: begin
                hwy = `RED;
                secondary = `RED;
            end
            S3: begin
                hwy = `RED;
                secondary = `GREEN;
            end
            S4: begin
                hwy = `RED;
                secondary = `YELLOW;
            end
        endcase
    end

    always @(state or clear or x)
    begin
        if(clear)
            next_state = `S0;
        else
            case(state)
                S0: begin
                    if(x)
                        next_state = `S1;

```

```

        else
            next_state = `S0;
    end
`S1: begin
    repeat (`Y2RDELAY) @ (posedge clock);
    next_state = `S2;
end
`S2: begin
    repeat (`R2GDELAY) @ (posedge clock);
    next_state = `S3;
end
`S3: begin
    if(x)
        next_state = `S3;
    else
        next_state = `S4;
end
`S4: begin
    repeat (`Y2RDELAY) @ (posedge clock);
    next_state = `S0;
end
default: next_state = `S0;
endcase;
end
endmodule

```

در این مثال از دستور repeat جهت ایجاد تأخیر استفاده شده است. قالب کلی استفاده از این دستور به صورت زیر است :

```

repeat (<number-of-repeats> @ (<at-specified-event>)
begin
<Statement>
end

```

استفاده از دستورات begin و end و کد Statement اختیاری می باشد. مانند مثال بالا. در این صورت این دستور فقط به تعداد پالس های ساعت مشخص شده تأخیر ایجاد می کند.

- مولد بیت توازن<sup>١</sup>

```
module parity_using_assign (
    data_in , // 8 bit data in
    parity_out // 1 bit parity out
);
    output parity_out;
    input [7:0] data_in;
    wire parity_out;

    assign parity_out = (data_in[0] ^ data_in[1]) ^
        (data_in[2] ^ data_in[3]) ^
        (data_in[4] ^ data_in[5]) ^
        (data_in[6] ^ data_in[7]);

endmodule
```

---

<sup>١</sup> Parity bit Generator

**(۱۲) تمارین**

- ۱) یک مبدل کد BCD به EX3 چهاربیت را با توصیف سطح گیت طراحی کنید.
- ۲) یک شمارنده BCD چهار بیت بالا پایین شمار سنکرون ، با بازنشانی آسنکرون و پایه فعال ساز فعال بالا طراحی کنید.
- ۳) یک کنترلر کننده تکی نمایشگر هفت قسمتی کاتند مشترک طراحی کنید.
- ۴) یک مالتی پلکسر ۱۶ به ۱ را با طراحی مالتی پلکسر ۲ به ۱ و ۴ به ۱ و گسترش آنها طراحی کنید.
- ۵) یک دیکوادر ۲ به ۴ طراحی کنید.
- ۶) یک رجیستر سنکرون ۳۲ بیتی با ورودی و خروجی موازی و بصورت مجزا و پایه بازنشانی (ریست) طراحی کنید.
- ۷) یک حافظه RAM با عرض کلمه ۸ بیت و تعداد ۱۰۲۴ کلمه به همراه پایه های فعال ساز ، خواندن / نوشتن و ورودی کلک طراحی کنید.
- ۸) مالتی پلکسر تمرین قبل را گسترش داده و آن را بصورت برداری پیاده سازی نمایید . عرض باس مالتی پلکسر ۳۲ بیت باشد.
- ۹) کنترلر نمایشگر هفت قسمتی تمرین قبل را گسترش داده و توسط آن کنترلر یک نمایشگر هفت قسمتی چهار رقمی مالتی پلکس شده کاتد مشترک طراحی نمایید. ( این نوع نمایشگر درواقع ۴ نمایشگر هفت قسمتی درون یک پکیج می باشد که پایه های مشترک هر نمایشگر بصورت مجزا و پایه های رقم های همه نمایشگر ها بصورت متصل به یکدیگر از پکیج بیرون آمده اند. برای راه اندازی این نمایشگر می بایست با سرعت بالایی سر های آند مشترک هریک از نمایشگر ها را سوییچ کرد و عدد مورد نظر را توسط ۷ پایه رقم ها به نمایش در آورد. برای فهم بهتر عملکرد این نمایشگر ها عبارت Multiplexed 7Segment Display را در اینترنت جستجو نمایید )